- 課程概述
- 老師簡介
- 課程大綱
-
課程背景Cadence培訓(xùn)初級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設(shè)計流程，通過講課及上機練習(xí)相結(jié)合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應(yīng)的建庫工具的使用方法的系統(tǒng)培訓(xùn)。通過培訓(xùn)學(xué)員可掌握先進的Cadence PCB設(shè)計流程，完成PCB設(shè)計。
入學(xué)要求學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
◆ 掌握一門面向?qū)ο笳Z言實驗平臺◆ ARM11、Cortex-A8
培養(yǎng)對象◆ 掌握一定嵌入式Linux知識的開發(fā)工程師
◆ 嵌入式Linux/Android愛好者。 新優(yōu)惠◆同時報選《Cadence PCB設(shè)計高級班》，即享受500元優(yōu)惠！
實驗環(huán)境為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限15人，多余人員安排到下一期進行。
學(xué)時費用◆課時：共3天，每天6學(xué)時，總計18學(xué)時
◆費用（含教材費）：2400元
◆培訓(xùn)證書（可選）：培訓(xùn)合格學(xué)員可獲工業(yè)和信息化部《信息技術(shù)應(yīng)用技能Cadence設(shè)計工程師認證證書》（認證費500元）
◆外地學(xué)員：代理安排食宿（需提前預(yù)定）質(zhì)量保證1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在下期培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后免費提供一個月的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 -
葛老師
嵌入式頂尖級導(dǎo)師 華清遠見高級講師，長期從事教學(xué)與科研工作，主要研究方向包括網(wǎng)絡(luò)通信、視頻/圖像處理、數(shù)據(jù)庫等。具有15年的硬件設(shè)計經(jīng)驗，尤其是近6年來一直從事相關(guān)領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA開發(fā)經(jīng)驗數(shù)字電路設(shè)計工作，具有非常豐富的高速PCB設(shè)計經(jīng)驗。精通TI公司的C6000、ADI公司的TigerSHarc-201等系列高速DSP，成功開發(fā)了多個高速DSP和FPGA結(jié)合的高難度項目，尤其擅長多處理器系統(tǒng)的開發(fā)，熟悉多種圖像/視頻壓縮算法，在計算機學(xué)報等刊物上發(fā)表論文20余篇。葛老師授課視頻 -
第一天學(xué)習(xí)目標 了解ARM體系結(jié)構(gòu)及工作原理，掌握ARM指令集，學(xué)會操作ARM處理器的基本方法。
1、cadence概述
1.1 集成電路發(fā)展趨勢
1.2 常用EDA工具介紹
1.3 Cadende介紹以及模塊構(gòu)成
1.4 Cadence16.3的增加功能
1.5 pcb設(shè)計流程2、原理圖設(shè)計(Design Entry CIS（OrCAD）)
2.1 Cadence原理圖設(shè)計工具的介紹
2.2 Design Entry CIS(OrCAD)的常用工具欄介紹
2.3 Design Entry CIS(OrCAD)項目設(shè)計流程
2.4 Design Entry CIS(OrCAD)項目建立
2.5 Design Entry CIS(OrCAD)的工作環(huán)境的建立
2.6 Design Entry CIS(OrCAD)的元件原理圖封裝庫的建立
2.7 Design Entry CIS(OrCAD)原理圖以及原理圖頁面的編輯
2.8 Design Entry CIS(OrCAD)原理圖元器件的編輯
2.9 Design Entry CIS(OrCAD)原理圖走線（網(wǎng)絡(luò)標號，OFFPAGE，PORT）
2.10 Design Entry CIS(OrCAD)原理圖添加文字和圖像
2.11 Design Entry CIS(OrCAD)平坦式和層次式設(shè)計方法以及模塊的操作
2.12 Design Entry CIS(OrCAD)的常用技巧
2.13 Design Entry CIS(OrCAD) 原理圖到PCB圖的處理
2.14 Design Entry CIS(OrCAD) 設(shè)計規(guī)則的檢查
2.15 Design Entry CIS(OrCAD)的生成BOM單和網(wǎng)絡(luò)報表第二天3、PCB Editor
3.1 PCB文件設(shè)計流程
3.2 PCB Editor設(shè)計平臺的介紹
3.3 PCB Editor界面
3.4 PCB Editor工作環(huán)境的建立
3.5 PCB Editor全局設(shè)置
3.6 PCB Editor基本操作
3.7 PCB Editor操作的熟悉4、元件PCB封裝制作
4.1 PCB封裝設(shè)計的理論知識
4.2 PCB封裝設(shè)計的設(shè)計過程
4.3 PCB封裝設(shè)計的設(shè)計過程的工具介紹（PAD Designer與Package designer）
4.4 PCB封裝設(shè)計中的封裝的設(shè)計
4.5 PCB封裝設(shè)計中的不規(guī)則封裝的設(shè)計（Shape Symbol的設(shè)計）
4.6 PCB封裝設(shè)計中的焊盤的介紹（過孔的模型建立以及設(shè)計）
4.7 PCB封裝設(shè)計中的規(guī)則焊盤封裝的設(shè)計（Flash Symbol的設(shè)計）
4.8 PCB封裝設(shè)計中的不規(guī)則焊盤封裝的設(shè)計
4.9 盲孔埋孔的設(shè)計
4.10 PCB封裝設(shè)計總結(jié)5、PCB版圖設(shè)計
5.1 PCB Editor與其它模塊的關(guān)系（交互）
5.2 PCB Editor設(shè)計流程
5.3 建立板框機械符號
5.4 創(chuàng)建電路板
5.5 導(dǎo)入網(wǎng)表
5.6 規(guī)劃電路板，放置器件
5.7 布局
5.7.1 手工擺放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理圖布局
5.7.4 交互擺放原理圖和pcb圖
5.8 交換功能6、約束管理器
6.1 約束管理器的介紹
6.2 約束管理器的優(yōu)先級
6.3 設(shè)置間距規(guī)則
6.4 設(shè)置物理規(guī)則
6.5 設(shè)置元件屬性
6.5.1 添加元件屬性
6.5.2 添加網(wǎng)絡(luò)屬性
6.5.3 添加“Fix”和“Room”屬性
6.5.4 屬性和元素的顯示
6.5.5 刪除屬性和元素
6.6 設(shè)置布線約束
6.6.1 創(chuàng)建Bus和差分對以及群組
6.6.2 設(shè)置線路以及阻抗
6.6.3 設(shè)置大/小傳輸延時，相對傳輸延時
6.7 約束管理器的其它設(shè)置
6.7.1 信號完整性設(shè)置
6.7.2 時序約束設(shè)置
6.7.3 在線檢查模式第三天7、布線
7.1 布線的基本原則
7.2 布線的基本設(shè)置
7.2.1 設(shè)置格點
7.2.2 過孔的編輯
7.2.3 導(dǎo)線的編輯
7.2.4 布線方法
7.2.5 布線調(diào)整
7.3 自動布線
7.3.1 使用Auto Router自動布線
7.3.2 使用CCT自動布線8、鋪銅
8.1 基本概念
8.2 平面層鋪銅
8.2.1 為電源層鋪銅
8.2.2 為Gnd層鋪銅
8.3 分割平面層鋪銅
8.3.1 使用Anti Etch分割平面層鋪銅
8.3.2 添加多邊形方法分割平面層鋪銅9、PCB后續(xù)處理
9.1 可裝配性檢查
9.2 添加測試點
9.3 添加和刪除淚滴
9.4 表面層鋪銅
9.5 DRC檢查
9.6 重排元件編號
9.7 文字的調(diào)整
9.8 絲印層調(diào)整10、設(shè)計輸出
10.1 輸出光繪文件
10.1.1 設(shè)置Aperture參數(shù)
10.1.2 設(shè)置光繪參數(shù)
10.1.3 輸出artwork文件
10.2 輸出鉆孔數(shù)據(jù)
10.2.1 顏色與可視性檢查
10.2.2 鉆孔文件參數(shù)設(shè)置與鉆孔圖的生成
10.3 生成Gerbel文件
10.4 PCB打印輸出
10.5 輸出元件清單11、Cadence16.3的高級功能
11.1 env文件的格式和修改
