S5PC100的時鐘機(jī)制
時間:2016-12-12作者:華清遠(yuǎn)見
1. 時鐘域 S5PC100包含三個總線部件分,第一部分包括Cortex-A8,D0_bus和D0_bus的附加模塊。Cortex-A8只支持同步模式,以便Cortex-A8和D0_bus必須同步操作。第二部分包括D1_bus和D1_bus的附加模塊。后部分,D2域,是低功耗的音頻。 D0域高可以操作在166MHZ的時鐘頻率下時鐘,D1域高可以操作在133MHZ的時鐘頻率下(D1域有很多多媒體IPs可以工作在133MHZ下)。D2域高可以操作在80MHZ的時鐘頻率下。所有三個部分是通過異步橋進(jìn)行通信的。 下圖是時鐘域的分配圖:
2 時鐘源極其選擇 ∗時鐘在S5C100由以下幾類劃分:
圖二 有圖可以看出: 3. 時鐘產(chǎn)生 圖2的方塊圖顯示了時鐘生成邏輯。一個外部的石英鐘是連接到振蕩放大器,鎖相環(huán)把一個低頻率的時鐘轉(zhuǎn)換成一個高頻的時鐘提供給S5PC100。 時鐘發(fā)生器模塊有一個內(nèi)置的邏輯來穩(wěn)定時鐘頻率,因?yàn)樵诿總系統(tǒng)復(fù)位后都需要一段時間來讓這個系統(tǒng)穩(wěn)定。
4.總線時鐘域?qū)?yīng)的每一個模塊 有圖可知: D0_bus,D1_bus,D2_bus分別給不同的模塊提供時鐘,這里我們重點(diǎn)關(guān)注D0_BUS和D1_BUS這兩個. 5.CPU 和 BUS 時鐘 在 CPU和BUS之間,Cortex-A8只支持同步模式。 D0和D1是通過異步的方式進(jìn)行通信的。 下圖是D0_BUS和D1_BUS的功能圖:
下圖是D2_BUS的功能圖:
6. 寄存器描述 6.1 PLL Mask寄存器
這個是時鐘屏蔽寄存器,系統(tǒng)一共有4個PLL,故有4個屏蔽寄存器,如果輸入頻率改變或頻分(乘法)值改變了,鎖相環(huán)需要鎖定一段時間。當(dāng)PLL鎖定時,即使沒有方法來檢,但是PLL指定了一個屏蔽的周期去屏蔽PLL的輸出,屏蔽的周期長短取決于每一個時鐘源。在此期間,鎖相環(huán)輸出將被屏蔽了。這就是為什么要設(shè)置一個屏蔽時間。 注意: 在A/M/E/H中推薦的屏蔽時間是300微秒,PLL的屏蔽值基于輸入時鐘計數(shù)的。例如,當(dāng)輸入時鐘頻率是12MHZ時,屏蔽時間是300微秒,PLL_MASKTIME將為3600(= 0xe10)。 6.2 PLL 控制寄存器 控制PLL輸出時鐘頻率的,來決定P,M,S 的值 APLL的配置表:
MPLL的配置表:
EPLL的配置表:
HPLL的配置表:
6.3 時鐘源選擇
6.4 時鐘源分頻設(shè)置寄存器
相關(guān)資訊
發(fā)表評論
|